a-Si(아모포스 실리콘) 박막트랜지스터 공정

---

a-Si(아모포스 실리콘) 박막트랜지스터 공정

---

오늘은 TFT의 공정에서

a-Si TFT의 공정에 대해서 알아보겠습니다.

공정 순서대로 진행하겠습니다.

세정

세정이라는 것은 주로 유리 기판을 세정하는 것을 말합니다.

공정 진행 전, 혹은 중간 단계에서 표면의 오염물을 제거하기 위해 진행하는 것입니다.

이때, 표면에 있는 오염물인 무기물과 유기물 등을 씻겨냅니다.

세정 방법으로는 물리적 세정, 화학적 세정, 건식 세정 등이 있습니다.

물리적 세정의 

예시로는

• Brush scrubbing (Brushing) 

• Water jet spray 

• 초음파 세정: Ultra-sonic(20~400 kHz), Mega-sonic(700k~1.2MHz)

화학적 세정은 

DHF(Diluted HF, 희석 불산), FPM(Fluoric-acid Peroxide Mixture)을 사용하며,

예시로는

• RCA 세정: SC1(Standard Cleaning 1; 1NH4OH + 1H2O2 + 5DI) → DI → SC2(1HCl + 1H2O2 + 5DI) → DI → DHF → DI 

• SPM(Sulfuric acid Peroxide acid Mixture; 4H2SO4 + 1H2O2 , 황산 보일/ Piranha) 세정 

• IMEC 세정: 0.5% HF + 0.1% IPA

건식세정은

• 자외선(UV), 오존 

• 산소 플라즈마

위와 같은 방법으로 유리 기판의 불순물, 유기물과 무기물을 제거할 수 있습니다.

게이트 금속 증착

위 사진은 Bottom gate 공정 사진입니다.

gate가 밑에 있어서 Bottom gate라고 불립니다.

게이트 금속에는 알루미늄(Al)이 사용되는데요,

금속의 비저항이 적절하기 때문입니다.

금속들의 비저항[단위는 마이크로옴cm]에 대해서 나열해보자면

알루미늄 2.7

구리 1.7

크롬 25

MoTa 36

A-Ta 25

Mow 15

은 1.6

입니다.

하지만 알루미늄을 사용하면 온도가 올라감에 따라 

Hillock 현상이 생깁니다.

Hillock 이라는 단어는 작은 언덕을 뜻하는데, 말 그대로 알루미늄이 솟아나는 현상입니다.

이러한 Al Hillock을 억제하기 위해 여러가지 방법이 사용됩니다.

① Al 합금을 사용합니다.

Ta, Nd와 같은 합금 사용시 온도가 올라가도 Hillock의 밀도가 크게 증가하지 않습니다.

② Buffer 층을 사용합니다.

Ti 버퍼 층의 두께에 따라 Hillock의 밀도가 달라집니다.

③ Al 표면의 양극을 산화시킵니다.

Al 표면에 양극 산화 알루미늄을 형성하여 Hillock을 억제합니다.

④ Double Metal(2층 금속) 사용합니다.

2층 금속 구조를 사용하여 Hillock을 억제합니다.

다음은 금속의 증착 방법들에 대해서 알아보겠습니다.

① Sputtering

아르곤(Ar) 이온이 타겟 재료에 충돌하면, 타겟 재료의 원자들이 떨어져 나와 유리 기판에 증착됩니다.

② Magnetron Sputtering

위 사진은 타겟 위에 자석이 장착된 마그네트론 스파터링 기계입니다.

스파터링의 타겟 뒤에 자석을 두면 자장에 의해서 전자들이 타겟 주변에 머무는 시간이 증가하여 

아르곤(Ar) 이온이 증가하고 스파터링율도 증가합니다.

③ Reactive Sputtering

아르곤(Ar)에 산소나 질소 등 반응성 기체를 첨가하여 스파터링을 하면, 

금속 원자와 이들 원자들이 결합하여 산화막이나 질화막, 황화막 등을 얻을 수 있습니다.

이러한 반응성 스파터링의 예로는

Al2O3, AlN, TiO2, Si3N4, Ta2O5, ZnO 등이 있습니다.

④ Evaporation

증발을 이용한 금속 증착 방법에는 Thermal Evaporator, E-beam Evaporator가 있습니다.

Thermal Evaporator는 전류에 의한 Joule heating으로 가열 증발시키는 방법으로 저융점 재료에 사용됩니다.

E-beam Evaporator는 가속 전자를 증착하고자 하는 재료의 표면에 충돌시켜 증발시키는 방법으로 고융점 재료에 사용됩니다.

Active, S/D, Contact 패턴

① 실리콘 에칭

에칭 방법으로는 습식 식각과 건식 식각이 있습니다.

위와 같이 건식 식각법으로 사용할 경우 트랜지스터가 형성될 부분의 실리콘 층만 남기고 모두 에칭됩니다.

이 때, 실리콘 나이트라이드 막은 남겨둡니다.

에칭 가스는 많지만 그 중에서 과불화 화합물은 환경 오염의 문제가 있습니다.

② S/D 전극 및 배선, N+ 에치백

소스/드레인 및 소스 배선을 위한 금속을 증착하고 패턴을 형성합니다.

소스와 드레인 전극 사이의 N+ 층을 건식 식각법으로 에칭합니다.

실리콘과 도핑된 실리콘(N+층) 사이에는 선택비가 없습니다.

③ 보호막 증착 및 컨택 홀, 투명 전극

실리콘 나이트라이드 보호막 증착 및 ITO가 연결될 부위의 컨택홀을 형성합니다.

ITO 막(투명 화소 전극) 증착 후 패턴을 형성합니다.

④ 유기 절연막

높은 개구율이나 높은 대조비를 위해 유기 절연막을 이용한 보호막을 개발한 것입니다.

투명전극 하부의 절연막이 두꺼워 투명 전극과 절연막 하부의 전극 사이에 생기는 전기용량이 작습니다.

그렇기 때문에 게이트나 데이터 라인의 기생용량을 줄여줄 수 있어, 게이트 신호나 데이터 신호의 왜곡이 감소하고,

투명전극과 데이터 라인을 겹치도록 하여도 화질에 영향을 주지 않으므로, 투명전극과 데이터 라인을 겹치도록 하여 개구율이 증가합니다.

⑤ 5매 마스크 공정

마스크 공정의 순서를 보여드리겠습니다.

① Gate Pattern

② Active Pattern

③ S/D Pattern

④ n+ a-Si Etch

⑤ Contact Pattern

⑥ Pixel Pattern

n+ a-Si Etch을 제외한 5가지 Pattern 공정을

5매 마스크 공정이라고 합니다.

⑥ 4매 마스크 공정

4매 마스크 공정은 a-Si, S/D Pattern을 같이 하는 방법으로 슬릿 마스크를 사용하는데

슬릿 아래 부분은 불완전 노광이 되어 현상 후 포토레지스트의 일부가 남게 되어 요철 구조를 형성하는

슬릿 마스크 효과가 있습니다.

마지막으로 Pellicle에 대해서 알아보겠습니다.

Pellicle이라고 들어보셨나요?

Pellicle(펠리클)의 효과는

마스크 표면에 올라오는 파티클에 의한 패턴 이상을 방지하기 위해 마스크 면에서 일정 거리(초점심도보다 먼 거리) 떨어진 곳에 형성된 얇은 투명한 막으로서, 

파티클이 Pellicle 표면에 있더라도 실제 결상면에서는 파티클의 효과가 나타나지 않도록 합니다.

지금까지 a-Si:H TFT(Thin Film Transistor)의 공정에 대해서 알아보았습니다.